|
Message
From: cvs at opencores.org<cvs@o...>
Date: Thu Feb 22 12:33:55 CET 2007
Subject: [cvs-checkins] MODIFIED: usb_dongle_fpga ...
Date: 00/07/02 22:12:33 Modified: usb_dongle_fpga/altera_quartus_proj dongle_syn.cdf
dongle_syn.pin dongle_syn.pof dongle_syn.qws
Log:
Fixed pin modes and resyntesized
Revision Changes Path
1.2 usb_dongle_fpga/altera_quartus_proj/dongle_syn.cdf
http://www.opencores.org/cvsweb.shtml/usb_dongle_fpga/altera_quartus_proj/dongle_syn.cdf.diff?r1=1.1&r2=1.2
(In the diff below, changes in quantity of whitespace are not shown.)
Index: dongle_syn.cdf
===================================================================
RCS file: /cvsroot/nuubik/usb_dongle_fpga/altera_quartus_proj/dongle_syn.cdf,v
retrieving revision 1.1
retrieving revision 1.2
diff -u -b -r1.1 -r1.2
--- dongle_syn.cdf 7 Dec 2006 10:46:35 -0000 1.1
+++ dongle_syn.cdf 22 Feb 2007 11:33:55 -0000 1.2
@@ -1,4 +1,4 @@
-/* Quartus II Version 6.0 Build 178 04/27/2006 SJ Web Edition */
+/* Quartus II Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition */
JedecChain;
FileRevision(JESD32A);
DefaultMfr(6E);
1.2 usb_dongle_fpga/altera_quartus_proj/dongle_syn.pin
http://www.opencores.org/cvsweb.shtml/usb_dongle_fpga/altera_quartus_proj/dongle_syn.pin.diff?r1=1.1&r2=1.2
(In the diff below, changes in quantity of whitespace are not shown.)
Index: dongle_syn.pin
===================================================================
RCS file: /cvsroot/nuubik/usb_dongle_fpga/altera_quartus_proj/dongle_syn.pin,v
retrieving revision 1.1
retrieving revision 1.2
diff -u -b -r1.1 -r1.2
--- dongle_syn.pin 7 Dec 2006 10:46:35 -0000 1.1
+++ dongle_syn.pin 22 Feb 2007 11:33:55 -0000 1.2
@@ -52,7 +52,7 @@
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
---------------------------------------------------------------------------------
-Quartus II Version 6.0 Build 178 04/27/2006 SJ Web Edition
+Quartus II Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
CHIP "dongle_syn" ASSIGNED TO AN: EP1C6T144C8
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
@@ -60,15 +60,15 @@
seg_out[6] : 1 : output : LVCMOS : : 1 : Y
seg_out[0] : 2 : output : LVCMOS : : 1 : Y
seg_out[5] : 3 : output : LVCMOS : : 1 : Y
-usb_rxf_n : 4 : input : LVTTL : : 1 : Y
-usb_txe_n : 5 : input : LVTTL : : 1 : Y
-usb_wr : 6 : bidir : LVTTL : : 1 : Y
-usb_rd_n : 7 : bidir : LVTTL : : 1 : Y
+usb_rxf_n : 4 : input : LVCMOS : : 1 : Y
+usb_txe_n : 5 : input : LVCMOS : : 1 : Y
+usb_wr : 6 : bidir : LVCMOS : : 1 : Y
+usb_rd_n : 7 : bidir : LVCMOS : : 1 : Y
VCCIO1 : 8 : power : : 3.3V : 1 :
GND : 9 : gnd : : : :
-lclk : 10 : input : LVTTL : : 1 : Y
-mode[0] : 11 : input : LVTTL : : 1 : Y
-~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 12 : input : LVTTL : : 1 : N
+lclk : 10 : input : LVCMOS : : 1 : Y
+mode[0] : 11 : input : LVCMOS : : 1 : Y
+~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 12 : input : LVCMOS : : 1 : N
DATA0 : 13 : input : : : 1 :
nCONFIG : 14 : : : : 1 :
VCCA_PLL1 : 15 : power : : 1.5V : :
@@ -81,67 +81,67 @@
MSEL0 : 22 : : : : 1 :
MSEL1 : 23 : : : : 1 :
DCLK : 24 : bidir : : : 1 :
-~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 25 : input : LVTTL : : 1 : N
-mode[1] : 26 : input : LVTTL : : 1 : Y
-usb_bd[7] : 27 : bidir : LVTTL : : 1 : Y
-usb_bd[6] : 28 : bidir : LVTTL : : 1 : Y
+~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 25 : input : LVCMOS : : 1 : N
+mode[1] : 26 : input : LVCMOS : : 1 : Y
+usb_bd[7] : 27 : bidir : LVCMOS : : 1 : Y
+usb_bd[6] : 28 : bidir : LVCMOS : : 1 : Y
VCCIO1 : 29 : power : : 3.3V : 1 :
GND : 30 : gnd : : : :
-usb_bd[5] : 31 : bidir : LVTTL : : 1 : Y
-usb_bd[4] : 32 : bidir : LVTTL : : 1 : Y
-usb_bd[3] : 33 : bidir : LVTTL : : 1 : Y
-usb_bd[2] : 34 : bidir : LVTTL : : 1 : Y
-usb_bd[1] : 35 : bidir : LVTTL : : 1 : Y
-usb_bd[0] : 36 : bidir : LVTTL : : 1 : Y
-fl_addr[23] : 37 : output : LVTTL : : 4 : Y
-fl_addr[1] : 38 : output : LVTTL : : 4 : Y
-fl_addr[2] : 39 : output : LVTTL : : 4 : Y
-fl_addr[3] : 40 : output : LVTTL : : 4 : Y
-fl_addr[4] : 41 : output : LVTTL : : 4 : Y
-fl_addr[5] : 42 : output : LVTTL : : 4 : Y
+usb_bd[5] : 31 : bidir : LVCMOS : : 1 : Y
+usb_bd[4] : 32 : bidir : LVCMOS : : 1 : Y
+usb_bd[3] : 33 : bidir : LVCMOS : : 1 : Y
+usb_bd[2] : 34 : bidir : LVCMOS : : 1 : Y
+usb_bd[1] : 35 : bidir : LVCMOS : : 1 : Y
+usb_bd[0] : 36 : bidir : LVCMOS : : 1 : Y
+fl_addr[23] : 37 : output : LVCMOS : : 4 : Y
+fl_addr[1] : 38 : output : LVCMOS : : 4 : Y
+fl_addr[2] : 39 : output : LVCMOS : : 4 : Y
+fl_addr[3] : 40 : output : LVCMOS : : 4 : Y
+fl_addr[4] : 41 : output : LVCMOS : : 4 : Y
+fl_addr[5] : 42 : output : LVCMOS : : 4 : Y
GND : 43 : gnd : : : :
VCCIO4 : 44 : power : : 3.3V : 4 :
GND : 45 : gnd : : : :
VCCINT : 46 : power : : 1.5V : :
-fl_addr[6] : 47 : output : LVTTL : : 4 : Y
-fl_addr[7] : 48 : output : LVTTL : : 4 : Y
-fl_addr[8] : 49 : output : LVTTL : : 4 : Y
-fl_addr[9] : 50 : output : LVTTL : : 4 : Y
-fl_ce_n : 51 : output : LVTTL : : 4 : Y
-fl_addr[10] : 52 : output : LVTTL : : 4 : Y
-fl_addr[11] : 53 : output : LVTTL : : 4 : Y
+fl_addr[6] : 47 : output : LVCMOS : : 4 : Y
+fl_addr[7] : 48 : output : LVCMOS : : 4 : Y
+fl_addr[8] : 49 : output : LVCMOS : : 4 : Y
+fl_addr[9] : 50 : output : LVCMOS : : 4 : Y
+fl_ce_n : 51 : output : LVCMOS : : 4 : Y
+fl_addr[10] : 52 : output : LVCMOS : : 4 : Y
+fl_addr[11] : 53 : output : LVCMOS : : 4 : Y
GND : 54 : gnd : : : :
VCCINT : 55 : power : : 1.5V : :
-fl_addr[12] : 56 : output : LVTTL : : 4 : Y
-fl_addr[13] : 57 : output : LVTTL : : 4 : Y
-fl_addr[14] : 58 : output : LVTTL : : 4 : Y
-fl_addr[15] : 59 : output : LVTTL : : 4 : Y
-fl_addr[16] : 60 : output : LVTTL : : 4 : Y
-fl_addr[17] : 61 : output : LVTTL : : 4 : Y
-fl_addr[18] : 62 : output : LVTTL : : 4 : Y
+fl_addr[12] : 56 : output : LVCMOS : : 4 : Y
+fl_addr[13] : 57 : output : LVCMOS : : 4 : Y
+fl_addr[14] : 58 : output : LVCMOS : : 4 : Y
+fl_addr[15] : 59 : output : LVCMOS : : 4 : Y
+fl_addr[16] : 60 : output : LVCMOS : : 4 : Y
+fl_addr[17] : 61 : output : LVCMOS : : 4 : Y
+fl_addr[18] : 62 : output : LVCMOS : : 4 : Y
GND : 63 : gnd : : : :
VCCINT : 64 : power : : 1.5V : :
GND : 65 : gnd : : : :
VCCIO4 : 66 : power : : 3.3V : 4 :
-fl_addr[19] : 67 : output : LVTTL : : 4 : Y
-fl_addr[20] : 68 : output : LVTTL : : 4 : Y
-fl_addr[21] : 69 : output : LVTTL : : 4 : Y
-fl_addr[22] : 70 : output : LVTTL : : 4 : Y
-fl_addr[0] : 71 : output : LVTTL : : 4 : Y
-fl_rp_n : 72 : output : LVTTL : : 4 : N
-hdr[10] : 73 : output : LVTTL : : 3 : Y
-hdr[9] : 74 : output : LVTTL : : 3 : Y
-hdr[8] : 75 : output : LVTTL : : 3 : Y
-hdr[7] : 76 : output : LVTTL : : 3 : Y
-hdr[6] : 77 : output : LVTTL : : 3 : Y
-hdr[5] : 78 : output : LVTTL : : 3 : Y
-hdr[4] : 79 : output : LVTTL : : 3 : Y
+fl_addr[19] : 67 : output : LVCMOS : : 4 : Y
+fl_addr[20] : 68 : output : LVCMOS : : 4 : Y
+fl_addr[21] : 69 : output : LVCMOS : : 4 : Y
+fl_addr[22] : 70 : output : LVCMOS : : 4 : Y
+fl_addr[0] : 71 : output : LVCMOS : : 4 : Y
+fl_rp_n : 72 : output : LVCMOS : : 4 : N
+hdr[10] : 73 : output : LVCMOS : : 3 : Y
+hdr[9] : 74 : output : LVCMOS : : 3 : Y
+hdr[8] : 75 : output : LVCMOS : : 3 : Y
+hdr[7] : 76 : output : LVCMOS : : 3 : Y
+hdr[6] : 77 : output : LVCMOS : : 3 : Y
+hdr[5] : 78 : output : LVCMOS : : 3 : Y
+hdr[4] : 79 : output : LVCMOS : : 3 : Y
GND : 80 : gnd : : : :
VCCIO3 : 81 : power : : 3.3V : 3 :
-hdr[3] : 82 : output : LVTTL : : 3 : Y
-hdr[2] : 83 : output : LVTTL : : 3 : Y
-hdr[1] : 84 : output : LVTTL : : 3 : Y
-hdr[0] : 85 : output : LVTTL : : 3 : Y
+hdr[3] : 82 : output : LVCMOS : : 3 : Y
+hdr[2] : 83 : output : LVCMOS : : 3 : Y
+hdr[1] : 84 : output : LVCMOS : : 3 : Y
+hdr[0] : 85 : output : LVCMOS : : 3 : Y
CONF_DONE : 86 : : : : 3 :
nSTATUS : 87 : : : : 3 :
TCK : 88 : input : : : 3 :
@@ -149,19 +149,19 @@
TDO : 90 : output : : : 3 :
GNDG_PLL2 : 91 : gnd : : : :
GND+ : 92 : : : : 3 :
-sys_clk : 93 : input : LVTTL : : 3 : Y
+sys_clk : 93 : input : LVCMOS : : 3 : Y
VCCA_PLL2 : 94 : power : : 1.5V : :
TDI : 95 : input : : : 3 :
-lreset_n : 96 : input : LVTTL : : 3 : Y
+lreset_n : 96 : input : LVCMOS : : 3 : Y
lad[0] : 97 : bidir : LVCMOS : : 3 : Y
lad[2] : 98 : bidir : LVCMOS : : 3 : Y
lad[1] : 99 : bidir : LVCMOS : : 3 : Y
-lframe_n : 100 : input : LVTTL : : 3 : Y
+lframe_n : 100 : input : LVCMOS : : 3 : Y
GND : 101 : gnd : : : :
VCCIO3 : 102 : power : : 3.3V : 3 :
lad[3] : 103 : bidir : LVCMOS : : 3 : Y
-led_red : 104 : output : LVTTL : : 3 : Y
-led_green : 105 : output : LVTTL : : 3 : Y
+led_red : 104 : output : LVCMOS : : 3 : Y
+led_green : 105 : output : LVCMOS : : 3 : Y
scn_seg[2] : 106 : output : LVCMOS : : 3 : Y
scn_seg[1] : 107 : output : LVCMOS : : 3 : Y
scn_seg[3] : 108 : output : LVCMOS : : 3 : Y
@@ -170,34 +170,34 @@
seg_out[4] : 111 : output : LVCMOS : : 2 : Y
seg_out[3] : 112 : output : LVCMOS : : 2 : Y
scn_seg[0] : 113 : output : LVCMOS : : 2 : Y
-fl_we_n : 114 : output : LVTTL : : 2 : Y
+fl_we_n : 114 : output : LVCMOS : : 2 : Y
VCCIO2 : 115 : power : : 3.3V : 2 :
GND : 116 : gnd : : : :
VCCINT : 117 : power : : 1.5V : :
GND : 118 : gnd : : : :
-fl_oe_n : 119 : output : LVTTL : : 2 : Y
+fl_oe_n : 119 : output : LVCMOS : : 2 : Y
seg_out[7] : 120 : output : LVCMOS : : 2 : N
-fl_data[15] : 121 : bidir : LVTTL : : 2 : Y
-fl_data[7] : 122 : bidir : LVTTL : : 2 : Y
-fl_data[14] : 123 : bidir : LVTTL : : 2 : Y
-fl_data[6] : 124 : bidir : LVTTL : : 2 : Y
-fl_data[5] : 125 : bidir : LVTTL : : 2 : Y
+fl_data[15] : 121 : bidir : LVCMOS : : 2 : Y
+fl_data[7] : 122 : bidir : LVCMOS : : 2 : Y
+fl_data[14] : 123 : bidir : LVCMOS : : 2 : Y
+fl_data[6] : 124 : bidir : LVCMOS : : 2 : Y
+fl_data[5] : 125 : bidir : LVCMOS : : 2 : Y
VCCINT : 126 : power : : 1.5V : :
GND : 127 : gnd : : : :
-fl_data[13] : 128 : bidir : LVTTL : : 2 : Y
-fl_data[12] : 129 : bidir : LVTTL : : 2 : Y
-fl_data[4] : 130 : bidir : LVTTL : : 2 : Y
-fl_sts : 131 : input : LVTTL : : 2 : Y
-fl_data[11] : 132 : bidir : LVTTL : : 2 : Y
-fl_data[3] : 133 : bidir : LVTTL : : 2 : Y
-fl_data[10] : 134 : bidir : LVTTL : : 2 : Y
+fl_data[13] : 128 : bidir : LVCMOS : : 2 : Y
+fl_data[12] : 129 : bidir : LVCMOS : : 2 : Y
+fl_data[4] : 130 : bidir : LVCMOS : : 2 : Y
+fl_sts : 131 : input : LVCMOS : : 2 : Y
+fl_data[11] : 132 : bidir : LVCMOS : : 2 : Y
+fl_data[3] : 133 : bidir : LVCMOS : : 2 : Y
+fl_data[10] : 134 : bidir : LVCMOS : : 2 : Y
VCCINT : 135 : power : : 1.5V : :
GND : 136 : gnd : : : :
VCCIO2 : 137 : power : : 3.3V : 2 :
GND : 138 : gnd : : : :
-fl_data[2] : 139 : bidir : LVTTL : : 2 : Y
-fl_data[9] : 140 : bidir : LVTTL : : 2 : Y
-fl_data[1] : 141 : bidir : LVTTL : : 2 : Y
-fl_data[8] : 142 : bidir : LVTTL : : 2 : Y
-fl_data[0] : 143 : bidir : LVTTL : : 2 : Y
-resetn : 144 : input : LVTTL : : 2 : Y
+fl_data[2] : 139 : bidir : LVCMOS : : 2 : Y
+fl_data[9] : 140 : bidir : LVCMOS : : 2 : Y
+fl_data[1] : 141 : bidir : LVCMOS : : 2 : Y
+fl_data[8] : 142 : bidir : LVCMOS : : 2 : Y
+fl_data[0] : 143 : bidir : LVCMOS : : 2 : Y
+resetn : 144 : input : LVCMOS : : 2 : Y
1.2 usb_dongle_fpga/altera_quartus_proj/dongle_syn.pof
http://www.opencores.org/cvsweb.shtml/usb_dongle_fpga/altera_quartus_proj/dongle_syn.pof?rev=1.2&content-type=text/x-cvsweb-markup
<<Binary file>>
1.2 usb_dongle_fpga/altera_quartus_proj/dongle_syn.qws
http://www.opencores.org/cvsweb.shtml/usb_dongle_fpga/altera_quartus_proj/dongle_syn.qws.diff?r1=1.1&r2=1.2
(In the diff below, changes in quantity of whitespace are not shown.)
Index: dongle_syn.qws
===================================================================
RCS file: /cvsroot/nuubik/usb_dongle_fpga/altera_quartus_proj/dongle_syn.qws,v
retrieving revision 1.1
retrieving revision 1.2
diff -u -b -r1.1 -r1.2
--- dongle_syn.qws 7 Dec 2006 10:46:35 -0000 1.1
+++ dongle_syn.qws 22 Feb 2007 11:33:55 -0000 1.2
@@ -6,8 +6,6 @@
ptn_Child1=Document-0
ptn_Child2=Document-1
ptn_Child3=Document-2
-ptn_Child4=Document-3
-ptn_Child5=Document-4
[ProjectWorkspace.Frames.ChildFrames.Document-0]
ptn_Child1=ViewFrame-0
[ProjectWorkspace.Frames.ChildFrames.Document-0.ViewFrame-0]
@@ -21,30 +19,10 @@
[ProjectWorkspace.Frames.ChildFrames.Document-1]
ptn_Child1=ViewFrame-0
[ProjectWorkspace.Frames.ChildFrames.Document-1.ViewFrame-0]
-DocPathName=../src/dbg_unit/debuger.vhd
-DocumentCLSID={ca385d57-a4c7-11d1-a098-0020affa43f2}
-WindowPlacement=MCAAAAAAAAAAAAAABAAAAAAAPPPPPPPPPPPPPPPPMPPPPPPPCOPPPPPPCEAAAAAAHFAAAAAAEBDAAAAAMPBAAAAA
-IsActiveChildFrame=False
-ptn_Child1=StateMap
-[ProjectWorkspace.Frames.ChildFrames.Document-1.ViewFrame-0.StateMap]
-AFC_IN_REPORT=False
-[ProjectWorkspace.Frames.ChildFrames.Document-2]
-ptn_Child1=ViewFrame-0
-[ProjectWorkspace.Frames.ChildFrames.Document-2.ViewFrame-0]
-DocPathName=../src/usb/usb2mem_dbg.vhd
-DocumentCLSID={ca385d57-a4c7-11d1-a098-0020affa43f2}
-WindowPlacement=MCAAAAAAAAAAAAAABAAAAAAAPPPPPPPPPPPPPPPPMPPPPPPPCOPPPPPPPHAAAAAANKAAAAAABFDAAAAACFCAAAAA
-IsActiveChildFrame=False
-ptn_Child1=StateMap
-[ProjectWorkspace.Frames.ChildFrames.Document-2.ViewFrame-0.StateMap]
-AFC_IN_REPORT=False
-[ProjectWorkspace.Frames.ChildFrames.Document-3]
-ptn_Child1=ViewFrame-0
-[ProjectWorkspace.Frames.ChildFrames.Document-3.ViewFrame-0]
DocPathName=../src/lpc_proto/lpc_byte.vhd
DocumentCLSID={ca385d57-a4c7-11d1-a098-0020affa43f2}
WindowPlacement=MCAAAAAAAAAAAAAABAAAAAAAPPPPPPPPPPPPPPPPMPPPPPPPCOPPPPPPOGAAAAAABJAAAAAAAEDAAAAAGDCAAAAA
IsActiveChildFrame=False
ptn_Child1=StateMap
-[ProjectWorkspace.Frames.ChildFrames.Document-3.ViewFrame-0.StateMap]
+[ProjectWorkspace.Frames.ChildFrames.Document-1.ViewFrame-0.StateMap]
AFC_IN_REPORT=False
|
 |
Browse
